Lauterbach und Kernkonzept haben als erste Hersteller eine Hypervisor-Lösung für die Arm® Cortex®-R82AE-CPU entwickelt, welche Entwicklern von Software Defined Vehicle (SDV)-Architekturen Einblick in den gesamten SDV-Software-Stack gibt und es ihnen ermöglicht, mit der Softwareentwicklung zu beginnen, bevor entsprechende System-on-a-Chip (SoCs) in Silizium verfügbar sind. Die gemeinsame Lösung besteht aus dem hochmodernen und bewährten L4Re Hypervisor […]
continue reading
Lauterbach and Kernkonzept were the first to develop a hypervisor solution for the Arm® Cortex®-R82AE CPU that gives developers of Software Defined Vehicle (SDV) architectures insight into the full SDV software stack and enables them to start software development before corresponding System-on-a-Chip (SoCs) are available in silicon. The joint solution consists of Kernkonzept’s state-of-the-art and […]
continue reading
Als erster Anbieter in der Branche ermöglichen Lauterbach und Kernkonzept den Architekten von virtualisierten Softwaresystemen, mit der Entwicklung und dem Test auf zukünftigen RISC-V-Plattformen zu beginnen, noch bevor entsprechende System-on-a-Chip (SoCs) in Silizium verfügbar sind. Um Workloads gemischter Kritikalität mit unterschiedlichen Sicherheitsstufen auf einem Hochleistungsprozessor auszuführen, ist eine starke Isolation unter Einbeziehung der jeweiligen Betriebssysteme […]
continue reading
To execute mixed-critical workloads with different security levels on a high-performance processor, strong isolation including the respective operating systems is essential. To achieve this, developers can virtualize the underlying hardware with the help of a hypervisor, whereby workloads with different safety levels are executed in isolated Virtual Machines (VMs) A software architecture for Software Defined […]
continue reading
Lauterbach erweitert seine branchenführenden TRACE32® Debug- und Trace-Tools um Unterstützung für Synopsys‘ RISC-V-Befehlssatz-basierte ARC-V™ Prozessor-IP. Diese Unterstützung umfasst vollständiges Debugging und Tracing der ARC-V Prozessor-IP, einschließlich derer auf herstellerspezifischen Hardware-Implementierungen, Unterstützung für virtuelle Targets und TRACE32® Instruction Set Simulators (ISS). Die branchenführenden TRACE32® Debug- und Trace-Tools von Lauterbach werden um die Unterstützung der gesamten Palette […]
continue reading
Lauterbach extends their industry leading TRACE32® debug and trace tools to include support for Synopsys’ RISC-V instruction set based ARC-V™ processor IP. This support includes full debug and trace of the ARC-V processor IP, including those on vendor-specific hardware implementations, support for virtual targets and TRACE32® Instruction Set Simulators (ISS). Lauterbach’s industry-leading TRACE32® debug and […]
continue reading
Lauterbach’s TRACE32® development tools now support Renesas’ first 32-bit RISC-V® general-purpose Microcontroller group for cost-sensitive and low-power embedded applications. TRACE32® tools support includes debugging of the RISC-V processor core as well as read and write access to the chip’s internal flash memory. The new R9A02G021 microcontroller (MCU) features a power-efficient and high-performance Renesas RISC-V 32-bit […]
continue reading
Die TRACE32®-Entwicklungswerkzeuge von Lauterbach unterstützen jetzt die erste 32-Bit-RISC-V®-Allzweck-Mikrocontrollerfamilie von Renesas für kostensensitive und energiesparende Embedded-Anwendungen. Die TRACE32®-Tools unterstützen das Debugging des RISC-V-Prozessorkerns sowie den Lese- und Schreibzugriff auf den internen Flash-Speicher des Chips. Der neue Mikrocontroller (MCU) R9A02G021 verfügt über einen energieeffizienten und leistungsstarken Renesas RISC-V 32-Bit-Kern. Renesas hat mehrere Erweiterungen hinzugefügt, die für […]
continue reading
Lauterbach’s TRACE32® tools now offer interoperability with the latest Synopsys ASIP Designer™ tool for designing application-specific instruction-set processors (ASIPs) and programmable accelerators. TRACE32 support includes debugging the ASIP cores on a hardware implementation or in the Synopsys instruction-set simulator. Lauterbach extends support for its industry-leading TRACE32® debug and trace tools to application-specific instruction-set processors created […]
continue reading
Die TRACE32®-Entwicklungstools von Lauterbach bieten jetzt Interoperabilität mit dem neuesten Synopsys ASIP Designer™-Tool für den Entwurf anwendungsspezifischer Befehlssatzprozessoren (ASIPs) und programmierbarer Beschleuniger. Die TRACE32-Unterstützung umfasst das Debugging der ASIP-Cores auf einer Hardware-Implementierung oder im Synopsys-Simulator für Befehlssätze. Lauterbach erweitert die Unterstützung für seine branchenführenden TRACE32® Debug- und Trace-Tools auf anwendungsspezifische Befehlssatzprozessoren, die mit der Version […]
continue reading